FPGA開発ボード LEDカウンタ点滅（Verilo+ロジック）

MAX II EPM240 CPLD開発ボードのFPGAを使てVerilo+ロジックによるLEDカウンタ点滅を行いました。　

●同ブログ関連記事：【FPGA開発ボードセットアップ＆LED点滅（Verilo）】【FPGA開発ボード LED点滅（ロジック）】　

動画

参考サイト

●Quartus Prime で FPGA/PLD に書き込むまでの流れ【https://macrochelys99.hatenablog.jp/entry/2018/02/02/213838】

デバイス指定（MAX Ⅱ）

回路図の作成

【File】

【New...】

【Design Files】
【Block Diagram/Schematic File】

【OK】

【File】

【Save As...】

Verilogハードウェア記述言語

【File】

【New...】

【Design Files】
【Verilog HDL File】

【OK】

下記Verilogを貼付け

Verilog 

module div_50meg(ck, res, out);

input           ck, res;

output          out;

reg     [25:0]  c;

reg             out;

always @(posedge ck or posedge res) begin

    if (res == 1'b1) begin

        c <= 1'b0;

        out <= 1'b0;

    end else if(c == 26'd49999999) begin

        c <= 1'b0;

        out <= ~out;

    end else begin

        c <= c + 1'b1;

    end

end

endmodule

【File】

【Save As...】

シンボル化

【File】

【Create / Update】

【Create Symbol Files for Current File】

→successful

シンボル配置

【Symbol tool】

【...】

【div_50meg】選択

【Symbol Tool】
【74393】

【OK】

入出力を配線

【Procesing】

【Start】

【Start Analysis & Elaboration】

→successful

ピン割り当て

【Assignments】

【Pin Planner】

タイミング制約

【File】

【New...】

【Sysnpsys Design Constraints File】
【OK】

【File】

【Save As...】

コンパイル

【Procesing】

【Start Compilation】

→successful

書き込み

【Tools】

【Programmer】

【Hardware Setup】

【USB-Blaster 】選択

レ点を入れる

【Start】